Модуль XDSP-57

Изделие cнято с производства

Технические характеристики

FPGA

  • Основная Xilinx Virtex-4 в корпусе FF1148 из ряда:
    • XC4VLX40, XC4VLX60, XC4VLX80, XC4VLX100, XC4VLX160;
    • XC4VSX55.
  • Особенности основных FPGA:
    • до 152064 ячеек Virtex-4;
    • до 288 блоков Virtex-4;
    • до 320 банков RAM Xilinx BlockRAM по 18 кбит общим объёмом 5760 кбит;
    • до 8 блоков управления тактированием Virtex-4 DCM.
  • Интерфейсная Xilinx Virtex-4 в корпусе FF668 из ряда:
    • XC4VLX25, XC4VLX40, XC4VLX60, XC4VSX35.
  • Особенности интерфейсных FPGA:
    • до 41472 ячеек Virtex-4;
    • до 168 блоков Virtex-4;
    • до 96 блоков RAM Xilinx BlockRAM по 18 кбит;
    • до 8 блоков управления тактированием Virtex-4 DCM.

Память

  • Четыре банка синхронного статического RAM ZBT SRAM по 9 Мбайт (2 Мбита × 36) 200 МГц
  • Энергонезависимая Flash-память хранения файлов конфигурации основной FPGA объёмом (16 Мбита × 16) 32 Мбайт
  • Энергонезависимая память Platform Flash хранения конфигурации интерфейсной FPGA объёмом 1 Мбайт

Аналого-цифровое преобразование

  • Количество каналов: 2
  • Разрядность 10 бит
  • Диапазон частот тактирования 100...200 МГц
  • Размах входного сигнала 0,5 В (50 Ом), разъём SМА
  • Размах входного сигнала в полной разрядной сетке, В:
    • «открытый» вход: −1...+1±0,05 или 0...+2±0,05; (Опция)
    • «закрытый» вход: 2±0,05.
  • Предельные уровни входного сигнала, В:
    • «открытый» вход:
      • −1,8...+2,1 (при выбранном входном диапазоне ±1 В);
      • −0,8...+2,8 (при выбранном входном диапазоне 0...+2 В).
    • «закрытый» вход: размах не более 3,5 В.
  • Динамический диапазон тракта c несущей 200 МГц, при температуре 25 °С, дБ:
    • Fin = 10 МГц — 80 дБ; (Опция)
    • Fin = 70 МГц — 70 дБ; (Опция)
    • Fin = 140 МГц — 60 дБ. (Опция)
  • Отношение сигнал/шум тракта, с несущей 200 МГц, при температуре 25 °С, дБ:
    • Fin = 10 МГц — 65 дБ; (Опция)
    • Fin = 70 МГц — 62 дБ; (Опция)
    • Fin = 140 МГц — 59 дБ. (Опция)
  • Возможность программирования коэффициента усиления АЦП, дБ: 0...6 с шагом 1
  • Выход данных: двоичный дополнительный, либо двоичный прямой
  • Стандарт выходных данных АЦП — DDR LVDS

Соответствие стандартам

  • PICMG 2.0 Rev 3.0 CompactPCI Base Specification

Тактирование

  • Опорный кварцевый генератор 125 МГц/50 ppm, программируемый в диапазоне: 10...250 МГц, шаг 0,1 Гц

Энергопотребление

  • Потребляемая мощность интерфейсного модуля не более 33 Вт
  • Распределение потребляемой мощности по линиям питания:
    • +12 В: до 0,09 А (1,1 Вт);
    • −12 В: до 0,09 А (1,1 Вт);
    • +5 В: до 4 A (20 Вт);
    • +3,3 В: до 3 A (10 Вт).

Условия эксплуатации

  • Охлаждение: воздушное
  • Диапазон рабочих температур: коммерческий (0...+50 °С) или индустриальный (−40...+85 °С)
  • Температура хранения: −40...+85 °С
  • Влажность: 10–95 % без конденсата

Размеры

  • Форм-фактор: CompactPCI 3U
  • Ширина: 4HP
  • Размеры Mid-Size: 100 × 160 × 30 мм


Назад в раздел