ПО для FPGA модулей


Название Тип Описание
Core-0
 		Аппаратная платформа «Core-0» организует в FPGA микросхеме микропроцессорную систему на базе MicroBlaze с поддержкой работы с шиной PCI Express в режиме «Endpoint».

В состав «Core-0» входят две инфраструктуры IP-ядер:
Core-1
 		Аппаратная платформа «Core-1» организует в FPGA микросхеме микропроцессорную систему на базе MicroBlaze с поддержкой работы с шиной PCI Express в режиме «Endpoint» и субмодулем FMC SFM-4A250.

В состав «Core-1» входят три инфраструктуры IP-ядер:
Core-2
 		Аппаратная платформа «Core-2» организует в FPGA микросхеме микропроцессорную систему на базе MicroBlaze с поддержкой работы с шиной PCI Express в режиме «Endpoint» и субмодулем FMC SFM-1A5000.

В состав «Core-2» входят три инфраструктуры IP-ядер:
Core-3
 		Аппаратная платформа «Core-3» организует в FPGA микросхеме микропроцессорную систему на базе MicroBlaze с поддержкой работы с шиной PCI Express в режиме «Endpoint» и субмодулем FMC SFM-2A1000-2D1000.

В состав «Core-3» входят три инфраструктуры IP-ядер:
Core-4
 		Аппаратная платформа «Core-4» организует в FPGA микросхеме микропроцессорную систему на базе MicroBlaze с поддержкой работы с шиной PCI Express в режиме «Endpoint» и FMC модулем SFM-4D1000.

В состав «Core-4» входят три инфраструктуры IP-ядер:
Микропроцессорная система на MicroBlaze
 		Инфраструктура IP-ядер
Набор IP-ядер, предназначенных для построения в FPGA Xilinx микропроцессорной системы на основе микропроцессорного IP-ядра MicroBlaze.
Поддержка PCI Express
 		Инфраструктура IP-ядер Набор IP-ядер, позволяющий реализовать в FPGA Xilinx поддержку  обмена потоками данных между устройствами, подключенными к AXI шине и шиной PCI Express.
Поддержка субмодуля SFM-1A5000
 		Инфраструктура IP-ядер Набор IP-ядер для организации инфраструктуры обмена потоковыми данными между FPGA Xilinx и субмодулем аналого-цифровой обработки SFM-1A5000 с использованием шины AXI4-Stream.
Поддержка субмодуля SFM-2A1000-2D1000
 		Инфраструктура IP-ядер Набор IP-ядер для организации инфраструктуры обмена потоковыми данными между FPGA Xilinx и субмодулем аналого-цифровой и цифро-аналоговой обработки  SFM-2A1000-2D1000 с использованием шины AXI4-Stream.
Поддержка субмодуля SFM-4A250
 		Инфраструктура IP-ядер Набор IP-ядер для организации инфраструктуры обмена потоковыми данными между FPGA Xilinx и субмодулем аналого-цифровой обработки SFM-4A250 с использованием шины AXI4-Stream.
Поддержка субмодуля SFM-4D1000
 		Инфраструктура IP-ядер Набор IP-ядер для организации инфраструктуры обмена потоковыми данными между FPGA Xilinx и субмодулем цифро-аналоговой обработки SFM-4D1000 с использованием шины AXI4-Stream.
Подсистема субмодуля SFM-4A250
 		Инфраструктура IP-ядер Предназначена для реализации контроллера субмодуля SFM-4A250, обеспечивающий начальную инициализацию, калибровку АЦП и интерфейс управления субмодулем, а также формирование двух потоков данных от АЦП по шинам AXI-Stream.
ADC контроллер
 		IP-ядро Предоставляет возможность организации интерфейса взаимодействия FPGA c микросхемой аналого-цифрового преобразователя, установленной на субмодуле FMC.
DAC контроллер
 		IP-ядро Предоставляет возможность организации интерфейса взаимодействия FPGA c микросхемой цифро-аналогового преобразователя, установленной на субмодуле FMC.
DM контроллер
 		IP-ядро Предоставляет возможность контроля и управления работой IP-ядра AXI DataMover фирмы Xilinx. Совместно с AXI DataMover обеспечивает трансляцию потоковых данных.
FMC контроллер
 		IP-ядро Предоставляет возможность управления набором микросхем, расположенных на ряде субмодулей FMC и подключенных к отдельной микросхеме управления на базе CPLD.
Частотомер
 		IP-ядро Предоставляет  возможность измерения значений частот периодически повторяющихся сигналов, поступающих на соответствующие входы IP-ядра.
Конвертер потоков AXI и PCIe
 		IP-ядро Предоставляет возможность конвертации потоков данных, транслируемых между интерфейсами AXI4 и PCIe.
Конвертер потоков AXI и Serial RapidIO
 		IP-ядро Предоставляет возможность конвертации потоков данных, транслируемых между интерфейсами AXI4 и Serial RapidIO.
Сервисные регистры
 		IP-ядро Предоставляет  набор сервисных функций в ориентированных на использование технологии PCI Express системных решениях.
Ten Gigabit AXI-Stream controller
 		IP-ядро Предназначено для организации межкристального взаимодействия с канальной скоростью 10 Гбит/с по протоколу AXI-Stream в пакетном режиме.
ADC 2A250 controller
 		IP-ядро Предназначено для реализации контроллера АЦП ADS62P4X, позволяющего калибровать АЦП и формировать два потока данных от АЦП по шинам AXI-Stream
FreeRTOS FPGA Demo
 		Приложение для MicroBlaze Демонстрационный проект приложения на базе ОС FreeRTOS, исполняемого на микропроцессорном ядре MicroBlaze.
Загрузчик MBL
 		Приложение для MicroBlaze Демонстрационный проект приложения для загрузки из энергонезависимой флэш-памяти в DDR SDRAM исполняемого двоичного кода, предназначенного для исполнения микропроцессорной системой на базе MicroBlaze.