Описание
Предоставляет возможность организации интерфейса взаимодействия FPGA c микросхемой аналого-цифрового преобразователя, установленной на субмодуле FMC.
«ADC контроллер» является устройством позволяющим реализовать поддержку работы с АЦП различных типов: ADS5400, ADS62P4X производства Texas Instruments; EV10AQ190A производства e2v semiconductors и другими. Основной функционал IP-ядра составляют аппаратные элементы FPGA компенсации разницы во временных задержках на всех физических цепях от АЦП до FPGA, аппаратные элементы конвертации последовательных данных в параллельные шины для вывода потоков данных АЦП в формате AXI4-Stream, а также дополнительные модули для управления АЦП по последовательным интерфейсам.
Применение
IP-ядро «ADC контроллер» предназначено для максимально быстрой адаптации пользовательских модулей цифровой обработки сигналов для совместной работы с АЦП.
Применение IP-ядра в качестве строительного блока в решениях, реализуемых на базе FPGA модулей стандартов VPX и AdvancedMC производства ЗАО «Скан Инжиниринг Телеком», позволяет обеспечить полную пропускную способность, масштабируемость и надежность пользовательских проектов.
